LPC1768FBD100K MCU bricht IC MCU 32BIT 512KB ab, das GRELLES 100LQFP 32 Mikroprüfer BISS

LPC1768FBD100 MCU bricht BLITZ 100LQFP ICs MCU 32BIT 512KB ab

Produkt-Beschreibungen:

Die LPC1769/68/67/66/65/64/63 sind ARM Cortex-M3 basierten Mikroregler für
eingebettete Anwendungen, die eine hohe Stufe der Integration und der Leistungsaufnahme der geringen Energie kennzeichnen.
Der Arm Cortex-M3 ist ein Kern der nächsten Generation, der Systemverbesserungen wie anbietet
erhöht prüfen Sie Eigenschaften und ein hochgradiges der Auflageblockintegration aus.
Die LPC1768/67/66/65/64/63 funktionieren bei CPU-Frequenzen von bis 100 MHZ.
LPC1769 funktioniert bei CPU-Frequenzen von bis 120 MHZ. Die Arm Cortex-M3 CPU
enthält eine Rohrleitung mit 3 Stadien und verwendet eine Harvard-Architektur mit unterschiedlichem Einheimischem
Anweisung und Datenbusse sowie ein dritter Bus für Peripherie. Die Arm Cortex-M3 CPU
schließt auch eine interne Einheit des vorzeitigen Abfangens ein, die die spekulative Verzweigung stützt.
Die Zusatzergänzung des LPC1769/68/67/66/65/64/63 umfasst KB bis 512 von
Flash-Speicher, KB bis 64 des Datengedächtnisses, Ethernet MAC, USB-Gerät/Host/OTG
Schnittstelle, 8-Kanal- universeller DMA-Controller, 4 UARTs, 2 DOSEN-Kanäle, 2 SSP
Prüfer, SPI-Schnittstelle, 3 ich 2 C-Busschnittstellen, Input 2 plus Ertrag 2 ich Schnittstelle mit 2 S-Bussen,
8-Kanal- 12 bissen ADC, 10 Bit DAC, Motorsteuerung PWM, Quadratur-Kodiererschnittstelle,
vier universelle Timer, 6 Ertrag universelles PWM, ultra-niedrige Energie Realzeit
Uhr (RTC) mit Versorgung der unterschiedlichen Batterie und bis 70 universelle Input-/Outputstifte.
Die LPC1769/68/67/66/65/64/63 sind zum 100 Stift LPC236x Arm7-based Stift-kompatibel
Mikroregler-Reihe.

Eigenschaften:

 bewaffnen den Prozessor Cortex-M3 und laufen bei Frequenzen von bis 100 MHZ
(LPC1768/67/66/65/64/63) oder von bis 120 MHZ (LPC1769). Eine Speicherschutz-Einheit
(MPU) ist die Unterstützung von acht Regionen eingeschlossen.
Einbauten  Armes Cortex-M3 nisteten Prüfer der gerichteten Unterbrechung (NVIC).
 Aufchip-Blitz-Programmierungsgedächtnis von bis 512 KB. Erhöhtes Flash-Speicher-Gaspedal
ermöglicht Hochgeschwindigkeits-120 MHZ-Operation mit nullWartezuständen.
 In-System-Programmierung (ISP) und programmierende In-Anwendung (IAP) über Aufchip
Urladeprogramm-Software.
 Auf-Chip SRAM schließt ein:
 32/16 KB von SRAM auf der CPU mit Gemeindeordnung/Datenbus für leistungsstarke CPU
Zugang.

 zwei/ein 16 KB SRAM Blöcke mit unterschiedlichen Zugriffswegen für höheren Durchsatz.
Diese SRAM-Blöcke werden benutzt möglicherweise für Ethernet-, USB- und DMA-Gedächtnis sowie
für universelle CPUanweisung und -Datenspeicherung.
 acht Kanal universeller DMA-Controller (GPDMA) auf dem AHB mehrschichtig
Matrix, die mit SSP, S-Bus I 2, UART, Analog-Digital benutzt werden kann und
Digital-Analog-Wandler-Peripherie, Timer-Matchsignale und für
Gedächtnis-zugedächtnisübertragungen.
 stellt mehrschichtige AHB Matrixverbindung einen unterschiedlichen Bus für jeden AHB-Meister zur Verfügung.
AHB-Meister schließen die CPU, universellen DMA-Controller, Ethernet MAC mit ein und
die USB-Schnittstelle. Diese Verbindung stellt Kommunikation ohne Schlichtung zur Verfügung
Verzögerungen.
Bus  Spalte APB erlaubt hohen Durchsatz mit wenigen Ställen zwischen der CPU und dem DMA.

Parametrics:

 eMetering  Warnungssysteme
, das  weiße Waren beleuchtet
 industrielle Vernetzung  Motorsteuerung

LPC1769 LPC1768

LPC1767 LPC1766

LPC1765 LPC1764 LPC1763