CY7C1328G-133AXI elektronischer IC-Chip, integrierter Schaltkreis-Chip, 4 Mbit (256 K x 18), Pipelined DCD Sync SRAM

CY7C1328G 4-Mbit (256K x 18) Pipeline-DCD-Synchronisations-SRAM

Merkmale

• Registrierte Ein- und Ausgänge für den Pipeline-Betrieb

• Optimal für die Leistung (Double-Cycle abwählen)

— Tiefenerweiterung ohne Wartezustand

• 256K × 18 gemeinsame I/O-Architektur

• 3,3-V-Kernstromversorgung (VDD)

• 3,3V/2,5VI/O-Stromversorgung (VDDQ)

• Schnelle Takt-zu-Ausgabe-Zeiten

— 2,6 ns (für 250-MHz-Gerät)

• Bieten Sie eine leistungsstarke 3-1-1-1-Zugriffsrate

• Vom Benutzer wählbarer Burst-Zähler, der Intel® Pentium® interleaved oder lineare Burst-Sequenzen unterstützt

• Separate Prozessor- und Controller-Adress-Strobes

• Synchrone selbstgetaktete Schreibvorgänge

• Asynchrone Ausgabe aktivieren

• Erhältlich im bleifreien 100-Pin-TQFP-Gehäuse

• „ZZ“-Schlafmodus-Option

Funktionsbeschreibung

Der CY7C1328G SRAM integriert 256K x 18 SRAM-Zellen mit fortschrittlicher synchroner Peripherieschaltung und einem Zwei-Bit-Zähler für den internen Burst-Betrieb.Alle synchronen Eingänge werden durch Register gesteuert, die von einem durch eine positive Flanke ausgelösten Takteingang (CLK) gesteuert werden.Zu den synchronen Eingängen gehören alle Adressen, alle Dateneingänge, Adress-Pipelining-Chip-Aktivierung (CE1), Tiefenerweiterungs-Chip-Aktivierung (CE2 und CE3), Burst-Steuerungseingänge (ADSC, ADSP und ADV), Schreibfreigaben (BW[A: B] und BWE) und Global Write (GW).Zu den asynchronen Eingängen gehören der Output Enable (OE) und der ZZ-Pin.

Adressen und Chipfreigaben werden bei steigender Taktflanke registriert, wenn entweder der Address Strobe Processor (ADSP) oder der Address Strobe Controller (ADSC) aktiv sind.Nachfolgende Burst-Adressen können intern generiert werden, gesteuert durch den Advance-Pin (ADV).

Adresse, Dateneingänge und Schreibsteuerungen werden auf dem Chip registriert, um einen selbstgesteuerten Schreibzyklus zu initiieren. Dieser Teil unterstützt Byte-Schreibvorgänge (weitere Einzelheiten finden Sie in den Pin-Beschreibungen und der Wahrheitstabelle).Schreibzyklen können je nach Steuerung durch die Byte-Schreibsteuereingänge ein bis zwei Bytes breit sein.GW aktiv LOW bewirkt, dass alle Bytes geschrieben werden.Dieses Gerät verfügt über ein zusätzliches Pipeline-Aktivierungsregister, das das Ausschalten der Ausgangspuffer um einen weiteren Zyklus verzögert, wenn eine Abwahl ausgeführt wird. Diese Funktion ermöglicht eine Tiefenerweiterung ohne Beeinträchtigung der Systemleistung.

Der CY7C1328G wird mit einer Kernstromversorgung von +3,3 V betrieben, während alle Ausgänge mit einer +3,3-V- oder +2,5-V-Versorgung betrieben werden.Alle Ein- und Ausgänge sind JEDEC-Standard JESD8-5-kompatibel.

Maximale Bewertungen

(Darüber hinaus kann sich die Nutzungsdauer verschlechtern. Für Benutzerrichtlinien, nicht getestet.)

Lagertemperatur ................................................ .... –65°C bis +150°C

Umgebungstemperatur bei eingeschalteter Stromversorgung ... –55 °C bis +125 °C

Versorgungsspannung auf V_DDBezogen auf GND........................ –0,5 V bis +4,6 V

Versorgungsspannung auf V_DDQBezogen auf GND ........................ –0,5 V bis +V_DD

An die Ausgänge angelegte Gleichspannung in Trista................. –0,5 V bis V_DDQ+ 0,5V

DC-Eingangsspannung ................................................ ........ –0,5 V bis V_DD+ 0,5V

Strom in Ausgänge (LOW)................................................ ................. 20 mA

Statische Entladungsspannung................................................ ................ > 2001V

(gemäß MIL-STD-883, Methode 3015)

Latch-Up-Strom ................................................ ........................ > 200 mA

Funktionsblockdiagramm

Paketdiagramm

Aktienangebot (Hot Sell)