XC6SLX75-3CSG484C FPGA - feldprogrammierbare Gatteranordnung BGA484 XC6SLX75

Beschreibung

Die Familie Spartan®-6 versieht führende Integrationsfähigkeiten mit den niedrigsten Gesamtkosten für Großserienanwendungen. Die Dreizehnmitgliedsfamilie liefert die erweiterten Dichten, die von 3.840 bis 147.443 Logikzellen, mit Hälfte Leistungsaufnahme von vorhergehenden spartanischen Familien und schnelleren reichen, umfassenderen Zusammenhang. Errichtet auf einer reifen 45 Nanometer kupfernen Niederleistungsverfahrenstechnik, die die optimale Balance von Kosten, von Energie und von Leistung liefert, bietet die Familie Spartan-6 eine neues, der Input-Wertetabelle leistungsfähigere, der Doppel-register 6 (LUT) Logik und eine reiche Auswahl von eingebauten System-stufigen Blöcken an. Diese schließen 18 RAMs Block des Kb (2 x Kb 9), Scheiben der zweiten Generation DSP48A1, SDRAM-Gedächtnisprüfer, erhöhte gemischte Uhrmanagementblöcke, SelectIO™-Technologie, poweroptimized Hochgeschwindigkeitsserientransceiverblöcke, kompatible Endpunktblöcke PCI Express®, moderne System-stufige Energiemanagementmodi mit ein, auto-detect Konfigurationswahlen und erhöhte IP-Sicherheit mit AES- und Gerät DNA-Schutz. Diese Eigenschaften versehen eine preiswerte programmierbare Alternative zu kundenspezifischen ASIC-Produkten mit beispielloser Benutzerfreundlichkeit. Spartan-6 FPGAs Angebot die beste Lösung für Großserien-Logikentwürfe, Verbraucher-orientierte DSP-Entwürfe und Kosten-empfindliche eingebettete Anwendungen. Spartan-6 FPGAs sind die programmierbare Silikongrundlage für gerichtete Entwurfs-Plattformen, die Hardwareeinheiten der integrierten Software und liefern, die Designern ermöglichen, sich auf Innovation zu konzentrieren sobald ihr Entwicklungsbeginn der laufzeit

Eigenschaft

• Familie Spartan-6:
• Spartan-6 LX FPGA: Logik optimiert
• Spartan-6 LXT FPGA: Hochgeschwindigkeitsserienzusammenhang
• Entworfen für niedrige Kosten
• Mehrfache leistungsfähige integrierte Blöcke
• Optimierte Auswahl von Input-/Outputstandards
• Geschwankte Auflagen
• GroßserienDraht-verbundene Plastikpakete
• Niedrige statische und dynamische Energie
• 45 Nanometer Prozess optimiert für Kosten und geringe Energie
• Halten Abschaltungsmodus für nullenergie Winterschlaf
• Verschieben Sie Modus beibehält Zustand und Konfiguration mit
mehrpoliges Weck-, Steuerverbesserung
• Niederleistungs-Spannung des Kernes 1.0V (LX FPGAs, -1L einzig)
• Kernspannung der Hochleistung 1.2V (LX und LXT
FPGAs, -2, -3 und -3N Geschwindigkeitsgrade)
• Multi-Spannung, multi-Standard-SelectIO™-Schnittstellenbanken
• Bis 1.080 Mb-/sdatentransferrate pro differenziales Input/Output
• Auswählbarer Ertrag-Antrieb, bis 24 MA pro Stift
• 3.3V zu Standards und zu Protokollen Inputs/Output 1.2V
• Schnittstellen preiswerten HSTL- und SSTL-Gedächtnisses
• Heiße Tauschenbefolgung
• Justierbares Input/Output Anstiegsgeschwindigkeiten, um Signalintegrität zu verbessern
• Hochgeschwindigkeits-GTP-Serientransceivers im LXT FPGAs
• Bis 3,2 Gb/s
• Hochgeschwindigkeitsschnittstellen einschließlich: Serial ATA, Aurora,
1G Ethernet, PCI Express, OBSAI, CPRI, EPON,
GPON, DisplayPort und XAUI
• Integrierter Endpunktblock für PCI Express-Entwürfe (LXT)
• Preiswerte PCI®-Technologieunterstützung kompatibel mit
33 MHZ, 32 - und 64-Bit-Spezifikation.
• Leistungsfähige Scheiben DSP48A1
• Leistungsstarke Arithmetik- und Signalaufbereitung
• Schnell Multiplikator 18 x 18 und 48 gebissener Akkumulator
• Durch Rohre leitende und Kaskadenfähigkeit
• Vor-Additionsmaschine, zum von Filteranwendungen zu unterstützen
• Integrierte Gedächtnis-Prüferblöcke
• DDR-, DDR2-, DDR3- und LPDDR-Unterstützung
• Datenraten bis 800 Mb/s (12,8 Gb-/sspitzenbandbreite)
• Multi-Hafenbusstruktur mit unabhängiger Fifo zu verringern
Entwurfs-TIMING-Fragen
• Reichliche Logikbetriebsmittel mit der erhöhten Logikkapazität
• Optionales Schieberegister oder verteilte RAM-Unterstützung
• Leistungsfähiger 6 Input LUTs Leistung verbessern und
setzen Sie Energie herab
• LUT mit Doppelflipflops für zentrale Anwendungen der Rohrleitung
• Block RAM mit einer breiten Palette der Körnigkeit
• Schneller Block RAM mit Byte zu schreiben ermöglichen
• 18 Kbblöcke, die als zwei beliebig programmiert werden können
unabhängige 9 Kbblock RAMs
• Uhr-Management-Fliese (CMT) für erhöhte Leistung
• Lärmarmes, flexibles Abstoppen
• Digitaluhr-Manager (DCMs) beseitigen Uhrgehrung
und Arbeitszyklusverzerrung
• Phase-verschlossene Schleifen (PLLs) für das Niedrigbammelabstoppen
• Frequenzsynthese mit simultaner Vermehrung,
Abteilung und Phasenverschiebung
• Sechzehn globale Uhrnetze der Niedriggehrung
• Vereinfachte Konfiguration, stützt preiswerte Standards
• Stift 2 auto-detect Konfiguration
• Breites aus dritter Quellespi (bis zu x4) und NOCH grelle Unterstützung
• Eigenschaft reicher Xilinx-Plattform-Blitz mit JTAG
• MultiBoot-Unterstützung für Fernverbesserung mit Mehrfachverbindungsstelle
bitstreams, unter Verwendung des Wachhundschutzes
• Erhöhte Sicherheit für Entwurfsschutz
• Einzigartiges Gerät DNA-identifizierendes Merkmal für Entwurfsauthentisierung
• AES-Bitstromverschlüsselung in den größeren Geräten
• Schnellere eingebettete Verarbeitung mit den erhöhten, niedrigen Kosten,
Weicher Prozessor MicroBlaze™
• Industrie-führende IP- und Bezugsentwürfe