STM8S103F3P6TR Zugangsleitung 8 KByte Flash-Daten EEPROM 10-Bit-ADC 3 Timer

STM8S103F3P6TR Zugangsleitung 8 KByte Flash, Daten-EEPROM, 10-Bit-ADC, 3 Timer

Merkmale

Kern

Fortschrittlicher 16-MHz-STM8-Kern mit Harvard-Architektur und dreistufiger Pipeline

Erweiterte Befehlssatzspeicher

Programmspeicher: 8 KByte Flash; Datenspeicherung 20 Jahre bei 55 °C nach 10 kZyklen

Datenspeicher: 640 Byte True Data EEPROM;Ausdauer 300 kZyklen

RAM: 1 KByte Takt-, Reset- und Versorgungsverwaltung

2,95 bis 5,5 V Betriebsspannung

Flexible Taktsteuerung, 4 Haupttaktquellen: - Quarzresonator-Oszillator mit geringem Stromverbrauch - Externer Takteingang - Interner, vom Benutzer trimmbarer 16-MHz-RC - Interner 128-kHz-RC mit geringem Stromverbrauch

Uhrensicherheitssystem mit Uhrenüberwachung

Energieverwaltung: - Energiesparmodi (Warten, Aktiv-Halt, Halt) - Peripherieuhren einzeln ausschalten

Dauerhaft aktiver, verbrauchsarmer Power-On- und Power-Down-Reset

Unterbrechungsmanagement

Verschachtelter Interrupt-Controller mit 32 Interrupts

Bis zu 27 externe Interrupts auf 6 Vektoren

Timer

Erweiterter Steuerungstimer: 16-Bit, 4 CAPCOM-Kanäle, 3 komplementäre Ausgänge, Totzeiteinfügung und flexible Synchronisierung

16-Bit-Allzweck-Timer mit 3 CAPCOM-Kanälen (IC, OC oder PWM)

8-Bit-Basis-Timer mit 8-Bit-Vorskalierer

Automatischer Wecktimer

Fenster-Watchdog und unabhängige Watchdog-Timer

Kommunikationsschnittstellen

UART mit Taktausgang für synchronen Betrieb, Smartcard, IrDA, LIN-Master-Modus

SPI-Schnittstelle bis zu 8 Mbit/s

I 2C-Schnittstelle bis zu 400 Kbit/s

Analog-Digital-Wandler(ADC)

10-Bit-ADC mit ±1 LSB und bis zu 5 gemultiplexten Kanälen, Scan-Modus und analogem Watchdog

E/As

Bis zu 28 I/Os auf einem 32-Pin-Gehäuse, einschließlich 21 High-Sink-Ausgängen

Äußerst robustes I/O-Design, immun gegen Stromeinspeisung

Entwicklungsunterstützung – Eingebettetes Single-Wire-Interface-Modul (SWIM) für schnelle On-Chip-Programmierung und nicht-invasives Debugging

Eindeutige ID

Eindeutiger 96-Bit-Schlüssel für jedes Gerät

1. Einleitung

Dieses Datenblatt enthält die Beschreibung der Gerätemerkmale, Pinbelegung, elektrischen Eigenschaften, mechanischen Daten und Bestellinformationen.• Vollständige Informationen zum Speicher, den Registern und Peripheriegeräten des STM8S-Mikrocontrollers finden Sie im Referenzhandbuch zur STM8S-Mikrocontroller-Familie (RM0016).• Informationen zum Programmieren, Löschen und Schützen des internen Flash-Speichers finden Sie im STM8S Flash-Programmierhandbuch (PM0051).• Informationen zum Debuggen und SWIM (Einzeldraht-Schnittstellenmodul) finden Sie im Benutzerhandbuch zum STM8 SWIM-Kommunikationsprotokoll und zum Debugmodul (UM0470).• Informationen zum STM8-Kern finden Sie im STM8-CPU-Programmierhandbuch (PM0044).

2 Beschreibung

Die 8-Bit-Mikrocontroller der STM8S103x-Zugriffsleitung bieten 8 KByte Flash-Programmspeicher sowie ein integriertes True-Data-EEPROM.Im Referenzhandbuch zur STM8S-Mikrocontroller-Familie (RM0016) werden Geräte dieser Familie als Geräte mit geringer Dichte bezeichnet.Sie bieten die folgenden Vorteile: • Reduzierte Systemkosten – Integriertes True-Data-EEPROM für bis zu 300.000 Schreib-/Löschzyklen – Hoher Systemintegrationsgrad mit internen Taktoszillatoren, Watchdog und Brown-Out-Reset.• Leistung und Robustheit – 16 MHz CPU-Taktfrequenz – Robuste I/O, unabhängige Watchdogs mit separater Taktquelle – Taktsicherheitssystem • Vollständige Dokumentation und eine große Auswahl an Entwicklungstools • Fortschrittlicher Kern und Peripheriegeräte auf dem neuesten Stand der Technik Technologie

Tabelle 1: Funktionen der STM8S103xx-Zugangsleitung

4 Produktübersicht

Der folgende Abschnitt soll einen Überblick über die Grundfunktionen des Geräts, Funktionsmodule und Peripheriegeräte geben.Ausführlichere Informationen finden Sie im entsprechenden Familien-Referenzhandbuch (RM0016).

4.1 Zentraleinheit STM8

Der 8-Bit-STM8-Kern ist auf Codeeffizienz und Leistung ausgelegt.Es enthält 6 interne Register, die in jedem Ausführungskontext direkt adressierbar sind, 20 Adressierungsmodi einschließlich indizierter indirekter und relativer Adressierung und 80 Anweisungen.

Architektur und Register

Harvard-Architektur

3-stufige Pipeline

32-Bit breiter Programmspeicherbus – Einzelzyklus-Abruf für die meisten Befehle

X- und Y-16-Bit-Indexregister – ermöglichen indizierte Adressierungsmodi mit oder ohne Offset und Datenmanipulationen vom Typ Lesen, Ändern und Schreiben

8-Bit-Akkumulator

24-Bit-Programmzähler – 16 MB linearer Speicherplatz

16-Bit-Stack-Zeiger – Zugriff auf einen 64-K-Level-Stack

8-Bit-Bedingungscoderegister – 7 Bedingungsflags für das Ergebnis des letzten Befehls

Adressierung

20 Adressierungsmodi

Indizierter indirekter Adressierungsmodus für Nachschlagetabellen, die sich irgendwo im Adressraum befinden

Relativer Stapelzeiger-Adressierungsmodus für lokale Variablen und Parameterübergabe

Befehlssatz

80 Befehle mit einer durchschnittlichen Befehlsgröße von 2 Byte

Standardmäßige Datenbewegungs- und Logik-/Arithmetikfunktionen

8-Bit-mal-8-Bit-Multiplikation

16-Bit mal 8-Bit und 16-Bit mal 16-Bit-Division

Bitmanipulation

Datenübertragung zwischen Stack und Akku (Push/Pop) mit direktem Stack-Zugriff

Datenübertragung über die X- und Y-Register oder direkte Speicher-zu-Speicher-Übertragungen

4.2 Single-Wire-Schnittstellenmodul (SWIM) und Debug-Modul (DM)

Das Single-Wire-Schnittstellenmodul und das Debug-Modul ermöglichen ein berührungsloses In-Circuit-Debugging in Echtzeit und eine schnelle Speicherprogrammierung.

Heißes Verkaufsangebot!!!