XC3S400-4PQG208C Programmierbare IC-Chips Spartan 3 FPGA-Board

XC3S400-4PQG208C Programmierbare IC-Chips Spartan 3 FPGA-Board
 
Spartan-3 FPGA-Familie komplettXC3S400-4PQG208C
 
Einführung
 
Die Spartan™-3-Familie feldprogrammierbarer Gate-Arrays wurde speziell für die Anforderungen kostensensibler Unterhaltungselektronikanwendungen mit hohem Volumen entwickelt.Die achtköpfige Familie bietet Dichten zwischen 50.000 und fünf Millionen Systemgattern, wie in Tabelle 1 dargestellt. Die Spartan-3-Familie baut auf dem Erfolg der früheren Spartan-IIE-Familie auf, indem sie die Menge an Logikressourcen und die interne Kapazität erhöht RAM, die Gesamtzahl der I/Os und das Gesamtleistungsniveau sowie durch die Verbesserung der Taktverwaltungsfunktionen.Zahlreiche Verbesserungen sind auf die hochmoderne Virtex™-II-Technologie zurückzuführen.Diese Spartan-3-Verbesserungen bieten in Kombination mit fortschrittlicher Prozesstechnologie mehr Funktionalität und Bandbreite pro Dollar als bisher möglich und setzen neue Maßstäbe in der programmierbaren Logikbranche.Aufgrund ihrer außergewöhnlich niedrigen Kosten eignen sich Spartan-3-FPGAs ideal für eine Vielzahl von Anwendungen der Unterhaltungselektronik, darunter Breitbandzugang, Heimnetzwerke, Anzeige/Projektion und digitale Fernsehgeräte.Die Spartan-3-Familie ist eine überlegene Alternative zu maskenprogrammierten ASICs.FPGAs vermeiden die hohen Anschaffungskosten, die langen Entwicklungszyklen und die inhärente Inflexibilität herkömmlicher ASICs.Darüber hinaus ermöglicht die FPGA-Programmierbarkeit Design-Upgrades vor Ort, ohne dass Hardware ausgetauscht werden muss, was bei ASICs unmöglich ist.
 
Merkmale
 
• Sehr kostengünstige, leistungsstarke Logiklösung für hochvolumige, verbraucherorientierte Anwendungen – Dichten bis zu 74.880 Logikzellen – Drei Stromschienen: für Kern (1,2 V), I/Os (1,2 V bis 3,3 V), und Hilfszwecke (2,5V)
• SelectIO™-Signalisierung – Bis zu 784 I/O-Pins – 622 Mbit/s Datenübertragungsrate pro I/O – 18 Single-Ended-Signalstandards – 6 differentielle I/O-Standards einschließlich LVDS, RSDS – Terminierung durch digital gesteuertes Impedanzsignal Schwankungsbereich von 1,14 V bis 3,45 V – Double Data Rate (DDR)-Unterstützung
• Logikressourcen – Zahlreiche Logikzellen mit Schieberegisterfähigkeit – Breite Multiplexer – Schnelle Look-Ahead-Übertragslogik – Dedizierte 18 x 18-Multiplizierer – JTAG-Logik kompatibel mit IEEE 1149.1/1532
• Hierarchischer SelectRAM™-Speicher – Bis zu 1.872 Kbits gesamter Block-RAM – Bis zu 520 Kbits gesamter verteilter RAM
• Digital Clock Manager (bis zu vier DCMs) – Eliminierung von Taktversatz – Frequenzsynthese – Hochauflösende Phasenverschiebung
• Acht globale Taktleitungen und umfangreiches Routing
• Vollständige Unterstützung durch das Xilinx ISE-Entwicklungssystem – Synthese, Zuordnung, Platzierung und Routing
• MicroBlaze™-Prozessor, PCI und andere Kerne
• Bleifreie Verpackungsoptionen
• Optionen der Spartan-3L-Familie und der Automotive-Spartan-3-XA-Familie mit geringem Stromverbrauch
 
Tabelle 1: Zusammenfassung der Spartan-3-FPGA-Attribute

Anmerkungen:
1. Konventionell entspricht ein Kb 1.024 Bit.
2. Diese Geräte sind in Xilinx Automotive-Versionen verfügbar, wie in DS314: Spartan-3 Automotive XA FPGA Family beschrieben.
3. XC3S1000, XC3S1500 und XC3S4000 sind auch in Versionen mit geringerer statischer Leistung erhältlich, wie in DS313: Spartan-3L Low Power FPGA Family beschrieben.
 
Tabelle 2: Spartan-3 I/O-Diagramm