Neues Teil EPM7064STC44-10 MAX 7000 Programmierbares Logikgerät / 1,13 M
ic programmer circuit
,programmable audio chip
MAX 7000
Familie programmierbarer Logikgeräte
■ Leistungsstarke, EEPROM-basierte programmierbare Logikbausteine (PLDs) basierend auf der MAX®-Architektur der zweiten Generation
■ 5,0-V-In-System-Programmierbarkeit (ISP) durch den integrierten IEEE-Standard.1149.1 Joint Test Action Group (JTAG)-Schnittstelle in MAX 7000S-Geräten verfügbar – ISP-Schaltkreis kompatibel mit IEEE Std.1532
■ Umfasst 5,0-V-MAX-7000-Geräte und 5,0-V-ISP-basierte MAX-7000S-Geräte
■ Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis in MAX7000S-Geräten mit 128 oder mehr Makrozellen
■ Komplette EPLD-Familie mit Logikdichten von 600 bis 5.000 nutzbaren Gattern (siehe Tabellen 1 und 2)
■ Pin-zu-Pin-Logikverzögerungen von 5 ns mit bis zu 175,4 MHz Zählerfrequenzen (einschließlich Verbindung)
■ PCI-kompatible Geräte verfügbar
Informationen zu systemintern programmierbaren 3,3-V-MAX-7000A- oder 2,5-V-MAX-7000B-Geräten finden Sie im Datenblatt der programmierbaren Logikgerätefamilie MAX 7000A oder im Datenblatt der programmierbaren Logikgerätefamilie MAX 7000B.
Allgemeine Beschreibung
Die MAX 7000-Familie hochdichter Hochleistungs-PLDs basiert auf der MAX-Architektur der zweiten Generation von Altera.Die mit fortschrittlicher CMOS-Technologie hergestellte EEPROM-basierte MAX 7000-Familie bietet 600 bis 5.000 nutzbare Gatter, ISP, Pin-zu-Pin-Verzögerungen von bis zu 5 ns und Zählergeschwindigkeiten von bis zu 175,4 MHz.MAX 7000S-Geräte in den Geschwindigkeitsstufen -5, -6, -7 und -10 sowie MAX 7000- und MAX 7000E-Geräte in den Geschwindigkeitsstufen -5, -6, -7, -10P und -12P entsprechen der PCI Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2.Die verfügbaren Geschwindigkeitsstufen finden Sie in Tabelle 3.
Abbildung 1. Blockdiagramm der Geräte EPM7032, EPM7064 und EPM7096