EPM3128ATC144-10 programmierbare Leiterplatte, programmierbare IC-Chips, programmierbare Logikgerätefamilie
programming ic chips
,ic programmer circuit
MAX 3000A programmierbare Logikgerätefamilie
Merkmale
■ Leistungsstarke, kostengünstige CMOS-EEPROM-basierte programmierbare Logikbausteine (PLDs), die auf einer MAX®-Architektur basieren
■ 3,3-V-In-System-Programmierbarkeit (ISP) durch den integrierten IEEE-Standard.1149.1 Joint Test Action Group (JTAG)-Schnittstelle mit erweiterter Pin-Locking-Funktion – ISP-Schaltkreis konform mit IEEE Std.1532
■ Integrierter Boundary-Scan-Test (BST)-Schaltkreis gemäß IEEE-Standard.1149.1-1990
■ Erweiterte ISP-Funktionen: – Verbesserter ISP-Algorithmus für schnellere Programmierung – ISP_Done-Bit zur Gewährleistung einer vollständigen Programmierung – Pull-up-Widerstand an I/O-Pins während der systeminternen Programmierung
■ PLDs mit hoher Dichte von 600 bis 10.000 nutzbaren Gates
■ 4,5 ns Pin-zu-Pin-Logikverzögerungen mit Zählerfrequenzen von bis zu 227,3 MHz
■ MultiVoltTM I/O-Schnittstelle ermöglicht den Betrieb des Gerätekerns mit 3,3 V, während I/O-Pins mit Logikpegeln von 5,0 V, 3,3 V und 2,5 V kompatibel sind
■ Pinanzahlen von 44 bis 256 in verschiedenen Thin Quad Flat Pack (TQFP), Plastic Quad Flat Pack (PQFP), Plastic J-Lead Chip Carrier (PLCC) und FineLine BGATM-Gehäusen
■ Hot-Socket-Unterstützung
■ Kontinuierliche Routing-Struktur des Programmable Interconnect Array (PIA) für schnelle, vorhersehbare Leistung
■ Industrieller Temperaturbereich
■ PCI-kompatibel
■ Busfreundliche Architektur einschließlich programmierbarer Anstiegsgeschwindigkeitssteuerung
■ Open-Drain-Ausgangsoption
■ Programmierbare Makrozellen-Flipflops mit individuellen Lösch-, Voreinstellungs-, Takt- und Taktfreigabesteuerungen
■ Programmierbarer Energiesparmodus für eine Leistungsreduzierung von über 50 % in jeder Makrozelle
■ Konfigurierbare Expander-Produktbegriffsverteilung, die bis zu 32 Produktbegriffe pro Makrozelle ermöglicht
■ Programmierbares Sicherheitsbit zum Schutz proprietärer Designs
■ Erweiterte Architekturfunktionen, darunter: – 6- oder 10-polige oder logikgesteuerte Ausgangsfreigabesignale – Zwei globale Taktsignale mit optionaler Invertierung – Erweiterte Verbindungsressourcen für verbesserte Routingfähigkeit – Programmierbare Ausgangsanstiegsgeschwindigkeitssteuerung
■ Software-Design-Unterstützung und automatisches Place-and-Route durch die Entwicklungssysteme von Altera für Windows-basierte PCs und Sun SPARCstations sowie HP 9000 Series 700/800-Workstations
■ Zusätzliche Designeingabe- und Simulationsunterstützung durch EDIF 2 0 0- und 3 0 0-Netzlistendateien, Bibliothek parametrisierter Module (LPM), Verilog HDL, VHDL und andere Schnittstellen zu beliebten EDA-Tools von Drittherstellern wie Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity und VeriBest
■ Programmierunterstützung mit der Altera-Master-Programmiereinheit (MPU), dem MasterBlasterTM-Kommunikationskabel, dem ByteBlasterMVTM-Parallelport-Downloadkabel, dem BitBlasterTM-Seriell-Downloadkabel sowie Programmierhardware von Drittherstellern und jedem In-Circuit-Tester, der JamTM Standard Test and Programming unterstützt Sprachdateien (STAPL) (.jam), Jam-STAPL-Bytecode-Dateien (.jbc) oder Dateien im seriellen Vektorformat (.svf)
Funktionsbeschreibung
Die MAX 3000A-Architektur umfasst die folgenden Elemente:
■ Logik-Array-Blöcke (LABs)
■ Makrozellen
■ Expander-Produktbedingungen (gemeinsam nutzbar und parallel)
■ Programmable Interconnect Array (PIA)
■ I/O-Steuerblöcke
Die MAX 3000A-Architektur umfasst vier dedizierte Eingänge, die als allgemeine Eingänge oder als globale Hochgeschwindigkeitssteuersignale (Takt-, Lösch- und zwei Ausgangsfreigabesignale) für jede Makrozelle und jeden I/O-Pin verwendet werden können.Abbildung 1 zeigt die Architektur der MAX 3000A-Geräte.
Abbildung 1. Blockdiagramm des MAX 3000A-Geräts
Hinweis: (1) Die Geräte EPM3032A, EPM3064A, EPM3128A und EPM3256A verfügen über sechs Ausgangsfreigaben.EPM3512A-Geräte verfügen über 10 Ausgangsfreigaben.
MAX 3000A-Gerät Absolute Höchstwerte
Symbol | Parameter | Bedingungen | Mindest | Max | Einheit |
VCC | Versorgungsspannung | In Bezug auf den Boden(1) | –0,5 | 4.6 | V |
VICH | DC-Eingangsspannung | -2,0 | 5,75 | V | |
ICHAUS | DC-Ausgangsstrom pro Pin | –25 | 25 | mA | |
TSTG | Lagertemperatur | Keine Voreingenommenheit | –65 | 150 | °C |
TA | Umgebungstemperatur | Unter Voreingenommenheit | –65 | 135 | °C |
TJ | Stellentemperatur | PQFP- und TQFP-Pakete, unter Voreingenommenheit | 135 | °C |
Notiz:
(1) Die minimale DC-Eingangsspannung beträgt –0,5 V. Bei Übergängen können die Eingänge bei Eingangsströmen von weniger als 100 mA und Zeiträumen von weniger als 20 ns auf –2,0 V unterschreiten oder auf 5,75 V überschwingen.
Aktienangebot (Hot Sell)
Teile-Nr. | Menge | MFG | D/C | Paket |
MBC13900NT1 | 13775 | FREESCAL | 16+ | SOT |
ATTINY13A-PU | 3300 | ATMEL | 14+ | DIP-8 |
LM317AEMP | 10000 | NSC | 14+ | SOT-223 |
MC9S08SH4CTG | 4690 | FREESCALE | 10+ | TSSOP |
MC9S08GT8AMFBE | 4588 | FREESCALE | 15+ | QFP |
LM2595S-3.3 | 6580 | NSC | 14+ | TO-263 |
MMBTA06LT1G | 20000 | AN | 16+ | SOT-23 |
PALCE16V8H-15JC/4 | 10740 | AMD | 14+ | PLCC |
LP621024DM-70LLF | 1362 | AMIC | 15+ | SOP-32 |
MAX1232CSA | 10000 | MAXIME | 16+ | SOP |
CY62148ELL-45ZSXI | 2212 | ZYPRESSE | 11+ | TSOP32 |
PL2303RA | 1000 | Fruchtbar | 15+ | SSOP-28 |
PXAG49KBBD | 2000 | PHI | 04+ | QFP-44 |
MC9S08QD2CSC | 4636 | FREESCALE | 13+ | SOIC |
XC95144XL-10TQG100C | 119 | XILINX | 15+ | TQFP100 |
PIC18F1220-I/SO | 4688 | MIKROCHIP | 10+ | SOP |
NZL6V8AXV3T1G | 40000 | AN | 16+ | SOT-523 |
NC7SZ38P5X | 40000 | FAIRCHILD | 16+ | SOT-353 |
MMBT6427LT1G | 20000 | AN | 16+ | SOT-23 |
LNK626DG | 4878 | LEISTUNG | 13+ | SOP-7 |
NCP1402SN50T1G | 11200 | AN | 11+ | SOT23-5 |
Bild | Teil # | Beschreibung | |
---|---|---|---|
A3977SEDTR-Energie-Schrittmotor-Fahrer DMOS 5V 44 Niveau Pin PLCC Rohr-3 MSL |
Bipolar Motor Driver DMOS Logic 44-PLCC (16.59x16.59)
|