DS1230Y-150+ 256k permanentes SRAM SS ersetzt RAM Module IC

DS1230Y-150+ 256k permanentes SRAM SS ersetzt RAM Module IC

EIGENSCHAFTEN

10 Jahre minimale Datenzurückhalten in Ermangelung der Aussenbord-Stromversorgungsanlage

Daten werden automatisch während des Leistungsabfalls geschützt

? Ersetzt 32k x 8 flüchtiges statisches RAM, EEPROM oder Flash-Speicher?

Unbegrenzte Schreibzyklen?

Niederleistungs-CMOS?

Lesen und Schreibzugriffzeiten so schnell wie 70 ns

? Lithiumenergiequelle wird elektrisch getrennt, um Frische zu behalten, bis Energie zum ersten Mal angewendet ist?

Voll ±10% Betriebsbereich VCC (DS1230Y)?

Betriebsbereich optionales ±5% VCC (DS1230AB)?

Optionale industrielle Temperaturspanne -40°C zu +85°C, kennzeichnete IND?

BAD-Paket Stift JEDEC-Standards 28

? Neues Paket PowerCap-Moduls (PCM)

- Direkt Oberfläche-besteigbares Modul

- Austauschbarer Verschluss

- auf PowerCap stellt Lithiumersatzbatterie zur Verfügung

- Standardisiertes pinout für alle permanenten SRAM-Produkte

- Trennungseigenschaft auf PowerCap erlaubt einfachen Abbau unter Verwendung eines regelmäßigen Schraubenziehers

PIN-BESCHREIBUNG

A0 - A14 - Adresseneingaben

DQ0 - DQ7 - Daten In/Data heraus

CER - Chip Enable

WIR - Schreiben Sie ermöglichen

OE - Ertrag ermöglichen

VCC - Energie (+5V)

Boden - Boden

NC - Kein schließen Sie an

BESCHREIBUNG

Die DS1230 256k permanentes SRAMs sind 262.144 gebissen, völlig statisches, permanentes SRAMs, das als 32.768 Wörter durch 8 Bits organisiert wird.

Jedes Nanovolt SRAM hat einen selbstständigen Lithiumenergiequell- und -steuerschaltkreis, der ständig VCC für eine Aus-vontoleranzzustand überwacht.

Wenn solch eine Bedingung auftritt, wird die Lithiumenergiequelle automatisch eingeschaltet und Schreibschutz wird unbediCM GROUP ermöglicht, Datenkorruption zu verhindern.

Geräte des Bad-Pakets DS1230 können anstelle vorhandenen 32k x 8 statische RAMs direkt in Übereinstimmung mit dem populären bytewide 28 Stift-BAD-Standard benutzt werden.

Die BAD-Geräte bringen auch das pinout von 28256 EEPROMs zusammen und erlauben direkten Ersatz bei der Vergrößerung von Leistung. Geräte DS1230 im flachen Modulpaket sind speziell für Oberflächeberganwendungen bestimmt.

Es gibt keine Grenze auf der Anzahl von Schreibzyklen, die durchgeführt werden können und kein zusätzliche Stützschaltkreis wird für die Mikroprozessorzusammenschaltung angefordert.

GELESENER MODUS

Die Geräte DS1230 führen einen Lesezyklus wann immer WIR (schreiben Sie ermöglichen), ist inaktiv durch (hoch) und CER (Chip Enable) und OE (Ertrag ermöglichen), sind aktiv (niedrig).

Die einzigartige Adresse, die durch die 15 Adresseneingaben (A0 - A14) spezifiziert wird definiert, die der 32.768 Bytes Daten erreicht werden soll. Gültige Daten sind für die acht Datenausgabefahrer innerhalb des tACC verfügbar (Zugriffzeit) nachdem das letzte Adresseneingabesignal stabil ist und voraussetzen, dass CER- und OE-(Ertrag ermöglichen), Zugriffzeiten auch erfüllt sind.

Wenn OE und CER-Zugriffzeiten nicht zufriedengestellt werden, dann muss Datenzugriff vom spät-auftretenden Signal (CER oder vom OE) gemessen werden und der Begrenzungsparameter ist jedes tCO für CER oder Zehe für OE eher als Adreßzugang.

SCHREIBEN SIE MODUS

Die Geräte DS1230 führen einen Schreibzyklus durch, wann immer WIR und CER-Signale aktiv sind (Tief) nachdem Adresseneingaben stabil sind. Der spät-auftretende fallende Rand des CERS oder WIR bestimmt den Anfang des Schreibzyklus.

Der Schreibzyklus wird durch die frühere steigende Flanke des CERS oder WIR beendet. Alle Adresseneingaben müssen gültig gehalten werden während des Schreibzyklus.

WIR müssen zum hohen Zustand während einer minimalen Genesungszeit (tWR) zurückkommen bevor ein anderer Zyklus eingeleitet werden kann. Das OE-Steuersignal sollte inaktiv gehalten werden (Hoch) während der Schreibzyklen, um Busstreit zu vermeiden.

Jedoch wenn die Ertragfahrer (das CER und OE aktiv) dann ermöglicht werden, sperren WIR die Ertrag im tODW von seinem fallenden Rand.