Chip AD9511BCPZ-integrierter Schaltung 1,2 der Gigahertz Taktverteilungs-IC Chip Golden China Supplier
digital integrated circuits
,linear integrated circuits
Chip AD9511BCPZ-integrierter Schaltung 1,2 der Gigahertz Taktverteilungs-IC Chip Golden China Supplier
EIGENSCHAFTEN
Phase-verschlossener Schleifenkern der niedrigen Phasengeräusche
Führungsgrößefrequenzen zu 250 MHZ
Programmierbares Doppel-modul prescaler
Programmierbarer Strom der Ladepumpe (CP)
Unterschiedliche CP-Versorgung (VCPS) erweitert Abstimmbereich
Zwei 1,6 Gigahertz, Differenzzeituhrinput
5 programmierbare Teiler, 1 bis 32, alle ganzen Zahlen
Phase ausgewählt für grobe Verzögerung des Ertrag-zuertrages justieren
3 unabhängige Ertrag 1,2 Gigahertz LVPECL
Additiver Rumpfstationseffektivwert des Ertragbammels 225
2 unabhängige 800 Taktausgänge MHz/250 MHZ LVDS/CMOS
Additiver Rumpfstationseffektivwert des Ertragbammels 275
Feine Verzögerung justieren auf 1 LVDS-/CMOSertrag
Seriensteuerhafen
Führung LFCSP der Raumersparnis 48
ANWENDUNGEN
Niedriger Bammel, niedrige Phasengeräusch-Taktverteilung
Abstoppende Hochgeschwindigkeitsadcs, DACs, DDSs, DDCs, DUCs, MxFEs
Drahtlose Transceivers der Hochleistung
Hochleistungsinstrumentierung
Breitbandinfrastruktur
ALLGEMEINE BESCHREIBUNG
Das AD9511 stellt eine Taktverteilungsfunktion mit mehreren Ausgaben zusammen mit einem Kern des Aufchips PLL zur Verfügung.
Der Entwurf hebt niedrigen Bammel und Phasengeräusche hervor, um Umsetzerleistung zu maximieren.
Andere Anwendungen mit fordernden Phasengeräusch- und -bammelanforderungen profitieren auch von diesem Fach.
Der PLL-Abschnitt besteht aus einem programmierbaren Bezugsteiler (R); ein lärmarmer Phasenfrequenzdetektor (PFD); eine PräzisionsLadepumpe (CP); und ein programmierbarer Feedbackteiler (N).
Indem man ein externes VCXO oder ein VCO an die CLK2-/CLK2Bstifte anschließt, werden Frequenzen möglicherweise bis 1,6 Gigahertz zum Inputhinweis synchronisiert.
Es gibt fünf Taktinselertrag. Drei Ertrag sind LVPECL (1,2 Gigahertz), und zwei sind als jedes Niveaus LVDS (800 MHZ) oder CMOS (250 MHZ) auswählbar.
Jeder Ertrag hat einen programmierbaren Teiler, der möglicherweise wird, um sich zu teilen durch irgendeine ganze Zahl bis 32 überbrückt werden oder eingestellt. Die Phase von einem Taktausgang im Verhältnis zu einem anderen Taktausgang wird unterschieden möglicherweise mittels einer ausgewählten Funktion der Teilerphase, die als grobe Regelungsanpassung dient.
Einer der LVDS-/CMOSertrag kennzeichnet ein programmierbares Verzögerungsglied mit kompletten Strecken bis 10 ns der Verzögerung. Dieser einstellende Verzögerungsblock hat die 5 gebissene Entschließung und gibt 32 mögliche Verzögerungen, von denen für jede komplette Einstellung wählen.
Das AD9511 wird ideal für abstoppende Anwendungen des Umsetzers entsprochen, in denen maximale Konverterleistung vorbei verschlüsseln Signale mit subpicosecond Bammel erzielt wird. Das AD9511 ist in einer 48 Führung LFCSP verfügbar und kann von einer einzelnen 3,3 v-Versorgung laufen gelassen werden.
Ein externes VCO, das einen ausgedehnten Spannungsbereich erfordert, kann untergebracht werden, indem man die Ladepumpeversorgung (VCP) bis 5,5 V. anschließt. Die Temperaturspanne ist −40°C zu +85°C.
Temperaturspanne – 40°C zu +85°C