HIP6501ACBZ-T elektronisches IC Chips Triple Linear Power Controller

Angebot auf Lager (heißer Verkauf)

HIP6501A

Dreifacher linearer Macht-Prüfer mit ACPI-Antriebssteuerung

Das HIP6501A, zusammengepaßt entweder mit dem HIP6020 oder HIP6021, vereinfacht die Durchführung von ACPI-konformen Entwürfen in den Mikroprozessor- und Computeranwendungen. IC integriert zwei lineare Prüfer und ein niedrig-gegenwärtiger Durchlauftransistor sowie die Überwachung und die Kontrollfunktionen in ein 16 Paket des Stift SOIC.

Ein linearer Prüfer erzeugt die Fläche der Spannung 3.3VDUAL von das 5VSB-Ertrag einer ATX-Stromversorgung während der Schlafzustände (S3, S4/S5) und treibt die PCI-Schlitze durch einen externen Durchlauftransistor an, wie durch den Status des 3.3VDUAL angewiesen Stift ermöglichen Sie. Ein zusätzlicher Durchlauftransistor wird benutzt, um in den Ertrag ATX 3.3V für PCI-Operation während (der aktiven) operatingstates S0 und S1 zu schalten.

Die zweiten Gedächtnisenergie des 2.5V/3.3V des Computersystems des linearen Prüfers Versorgungen die durch einen externen Durchlauftransistor in den aktiven Zuständen. Während des Zustandes S3 liefert ein integrierter Durchlauftransistor die Energie des Schlafzustandes 2.5V/3.3V. Energien eines dritte Prüfers oben eine Fläche 5VDUAL, durch das Schalten in den Ertrag ATX 5V in den aktiven Zuständen oder das, ATX 5VSB in den Schlafzuständen.

Die Betriebsart HIP6501A (Aktivzustandsertrag oder Schlafzustandsertrag) ist durch zwei Steuerstifte auswählbar: S3 und S5. Weitere Steuerung der Regelungsaktivierung der Logiks der verschiedenen Machtmodi wird durch zwei ermöglichende Stifte angeboten: EN3VDL und EN5VDL. In den aktiven Staaten benutzt der lineare Regler 3.3VDUAL einen externen N-Kanaldurchlauf MOSFET, um den Ertrag (VOUT₁)direktandenInput3.3V anzuschließen, derdurcheineStromversorgunggeliefert wirdATX(oderÄquivalents), beimErleidenvonminimalenVerlusten.

Im Schlafzustand wird der Ertrag 3.3VDUAL vom ATX 5VSB durch einen NPN-Transistor geliefert, auch extern an den Prüfer. Aktive Staatsmachtlieferung für den Ertrag 2.5/3.3VMEM ist durch einen externen NPN-Transistor oder einen NMOS-Schalter für die Einstellung 3.3V erfolgt. In den Schlafzuständen wird Leitung auf diesem Ertrag auf einen internen Durchlauftransistor übertragen. Der Ertrag 5VDUAL wird durch zwei externe MOS-Transistoren angetrieben.

In den Schlafzuständen leitet ein Transistor PMOS (oder PNP) den Strom vom Ertrag ATX 5VSB, während in den aktiven Zuständen, gegenwärtiger Fluss wird übertragen auf einen NMOS-Transistor, der an den Ertrag ATX 5V angeschlossen wird. Ähnlich dem Ertrag 3.3VDUAL, wird die Operation des Ertrages 5VDUAL nicht nur durch den Status der Stifte S3 und S5, aber den des EN5VDL-Stiftes auch vorgeschrieben.

Eigenschaften

• Stellt 3 ACPI-kontrollierte Spannungen zur Verfügung

- 5V aktiv/Schlaf (5VDUAL)

- 3.3V aktiv/Schlaf (3.3VDUAL)

- 2.5V/3.3V aktiv/Schlaf (2.5VMEM)

• Einfacher Steuerentwurf

- Kein Ausgleich erforderte

• Ausgezeichnete Ausgangsspannungs-Regelung

- 3.3VDUAL gab aus: ±2.0% über Temperatur; Nur Schlaf-Zustände

- 2.5V/3.3V gab aus: ±2.0% über Temperatur; Beide Betriebszustände (Einstellung 3.3V im Schlaf einzig)

• Feste Ausgangsspannungen erfordern keine Präzisions-externen Widerstände

• Klein

- Kleine externe Teilzählung

• Auswählbare Ausgangsspannung 2.5VMEM über FAULT/MSEL Pin

- 2.5V für RDRAM-Gedächtnis

- 3.3V für SDRAM-Gedächtnis

• Unter-Spannungs-Überwachung aller Ertrag mit zentralisierter Fehlermeldung

• Justierbare Sanftanlauf-Funktion beseitigt Störungen 5VSB

• Pb-freies verfügbares (RoHS konform)

Absolute Maximalleistungen

Versorgungs-Spannung, V_5VSB………………………… +7.0V

12V. …………………………. Boden - 0.3V zu +14.5V

DLA, DRV2…………………. .GND - 0.3V zu V12V +0.3V

Alle weiteren Stifte. ………………. .GND - 0.3V zu 5VSB + 0.3V

Esd-Klassifikation………………………. Klasse 3 [5kV]

Empfohlene Betriebsbedingungen

Versorgungs-Spannung, V_5VSB……………………… +5V ±5%

Zweitensvorspannung, V_12V. ………………. +12V ±10%

Digital-Input, GEGEN₃, GEGEN₅, VEN_3VDL, VEN_5VDL……… .0 zu +5.5V

Umgebende Temperaturspanne. ………………. 0°C zu 70°C

Grenzschichttemperatur-Strecke. ………………. 0°C zu 125°C

Thermische Informationen

Thermischer Widerstand (typisch, Anmerkung 1) θJA (°C/W)

SOIC-Paket………………………. 100

Maximale Grenzschichttemperatur…………………. 150°C

Maximaler Lagertemperaturbereich. ………. - 65°C zu 150°C

Maximale Führungs-Temperatur (lötendes 10s)…………. 300°C

(SOIC - Führungs-Spitzen einzig)

VORSICHT: Drücke über denen, die „in den absoluten Maximalleistungen“ aufgelistet werden, verursachen möglicherweise Dauerschaden zum Gerät. Dieses ist eine einzige Bewertung des Druckes und Operation des Gerätes an diesen oder irgendwelcher anderen Bedingungen über denen, die in den Betriebsabschnitten dieser Spezifikation angezeigt werden, wird nicht bedeutet.

ANMERKUNG: 1. wird θJA mit der Komponente anbrachte an einem Bewertung PC-Brett in Freifeld gemessen.

Santendiagramm