CY62157EV30LL-45BVXI elektronisches IC bricht 8-Mbit (512K x 16) statisches RAM ab

CY62157EV30 MoBL®

8-Mbit (512K x 16) statisches RAM

Eigenschaften

• Paket TSOP I konfigurierbar als 512K x 16 oder als 1M x 8 SRAM

• Hohe Geschwindigkeit: 45 ns

• Breiter Spannungsbereich: 2.20V-3.60V

• Pin kompatibel mit CY62157DV30

• Ultra niedrige Reserveleistung

— Typischer Bereitschaftsstrom: µA 2

— Maximaler Bereitschaftsstrom: µA 8 (industriell)

• Ultra niedrige Wirkleistung

— Typischer Wirkstrom: 1,8 MA @ f = 1 MHZ

• Einfache Speichererweiterung mit CE1-, CE2- und OE-Eigenschaften

• Automatisches Abschaltung, wenn Sie abgewählt werden

• CMOS für optimale Geschwindigkeit und Energie

• Verfügbar in Pb-freiem und nicht Pb-freiem 48 Ball VFBGA,

Pb-freier 44 Stift TSOP II und 48 Stift TSOP, das ich verpacke

Funktionsbeschreibung ^[1]

Das CY62157EV30 ist eine Hochleistung CMOS statisches RAM, das als Wörter 512K durch 16 Bits organisiert wird. Dieses Gerät kennzeichnet modernen Schaltplan, um ultra niedrigen Wirkstrom zur Verfügung zu stellen. Dieses ist für die Lieferung von mehr Batterie Life™ (MoBL®) in den tragbaren Anwendungen wie Mobiltelefonen ideal. Das Gerät hat auch eine automatische Energie hinunter Eigenschaft, die erheblich Leistungsaufnahme verringert, wenn Adressen nicht umschalten. Setzen Sie das Gerät in Bereitschaftsbetriebsart, wenn Sie abgewählt werden (CER₁ HOCH oder TIEF_DES CER-₂ oder BHE und BLE ist HOCH). Die Input- oder Ertragstifte (IO₀ bis IO₁₅)werdenineinenhochohmigenZustandgelegt, wann:

• Abgewählt (CER₁HOCHoder TIEF_DESCER-₂)

• Ertrag sind behindert (OE-HOCH)

• ermöglichen Byte-Hoch und Byte niedriges Enable sind behindert (BHE-, BLE-HOCH)

• Schreiben Sie Operation sind aktiv (CER₁ TIEF, HOCH_DES CER-₂ und WIR NIEDRIG)

Um zum Gerät zu schreiben, nehmen Sie Chip Enable (CER₁ TIEF und HOCH_DES CER-₂) und schreiben Sie ermöglichen (WIR) Input NIEDRIG. Wenn Byte-Tief (BLE) ist NIEDRIG, dann Daten von IO-Stiften (IO₀ bis IO₇)wirdgeschriebenin denStandort ermöglichen, deraufdenAdressenanschlüssenspezifiziert wird(A₀ bis A₁₈). WennByte-Hoch(BHE)istNIEDRIG, dannDatenvonIO-Stiften(IO₈ bis IO₁₅)wirdgeschriebenin denStandortermöglichen, deraufdenAdressenanschlüssenspezifiziert wird(A₀ bis A₁₈).

Um vom Gerät zu lesen, nehmen Sie Chip Enable (CER₁ TIEF und HOCH_DES CER-₂) und Ertrag ermöglichen TIEF (OE) beim Zwingen schreiben ermöglichen (WIR) HOCH. Wenn Byte-Tief (BLE) ist NIEDRIG, dann Daten von der Speicherstelle ermöglichen, die durch die Adressenanschlüsse spezifiziert wird, erscheinen auf IO₀ bis IO₇. WennByte-Hoch(BHE)istNIEDRIGermöglichen, dannDatenvomGedächtnisaufIO₈ bis IO₁₅erscheinen.

Logik-Santendiagramm

Anmerkungen 1. Für Empfehlungen des optimalen Verfahrens beziehen Sie bitte sich die auf Zypresse-Anwendungsanmerkung AN1064, SRAM-System-Richtlinien

Maximalleistungen

Die Überschreitung von Maximalleistungen verkürzt möglicherweise die Batteriedauer des Gerätes. Benutzerrichtlinien werden nicht geprüft.

Lagertemperatur ......................................................................... – 65°C zu + 150°C

Umgebende Temperatur mit Energie angewandtes ........................................... – 55°C zu + 125°C

Versorgungs-Spannung zur Bezugsmasse ................................ – 0.3V zu 3.9V (VCCmax + 0.3V)

Gleichspannung angewendet an den Ertrag im hoch--z Zustand ^{[6, 7]} ......... – 0.3V an 3.9V (VCCmax + 0.3V)

DC-Eingangsspannung ^{[6, 7]} .................................................... – 0.3V zu 3.9V (VCC maximal + 0.3V)

Ausgangsstrom in Ertrag (TIEF) ....................................................................... 20 MA

Statische Entladespannung ....................................... > 2001V (MIL-STD-883, Methode 3015)

Verriegeln Sie oben gegenwärtiges ............................................................................................... > 200 MA

Angebot auf Lager (heißer Verkauf)