Elektronischer Mikroregler Motorolas MPC500 RISC der integrierten Schaltung MPC562MZP56

MPC561/MPC562/MPC563/MPC564 RISC MCU einschließlich Zusatz-Pin Multiplexing mit Blitz-und Code-Kompressions-Wahlen

Eigenschaften

Die MPC561/MPC562/die MPC563/MPC564 sind Mitglieder der Mikroreglerfamilie Motorolas MPC500 RISC. Wie in dem Santendiagramm gezeigt werden sie aus verfasst:

• Hochleistung CPU-System

— Hochleistungskern

• Kern der Einzelheftganzen zahl

• Kompatibel mit PowerPC-Befehlsatzarchitektur

• Genaues Ausnahmemodell

• Gleitkomma

• Umfangreiche Systementwicklungsunterstützung

— Auf-Chipwatchpoints und -bruchstellen

— Programmflussspurhaltung

— Hintergrund prüfen Modus aus (BDM)

— Klasse 3 IEEE-ISTO Verbindungs-5001-1999 prüfen Schnittstelle aus

— MPC500 Systemschnittstelle (USIU, BBC, L2U)

— Völlig statischer Entwurf

— Vier Großmachteinsparungsmodi

• An dösen Sie, Schlaf, Tiefschlaf und Abschaltung

— 32-Kbyte statisches RAM (CALRAM)

— Blitz 512-Kbyte (UC3F) auf MPC563/MPC564

— Universelle Input-/Outputunterstützung

• Auf Adresse (24) und (32) Stiften der Daten

• 16 GPIO in MIOS14

• Viele Zusatzstifte können als GPIO benutzt werden, wenn sie nicht als Primärfunktionen verwendet werden

• 2.6-V gibt auf externen Busstiften aus

• Modul PPMs (Zusatzstift, der mit parallel-zu-Serienfahrer multiplext)

• Verfügbar im Paket oder sterben

— Plastikverpacken der ballgitter-Reihe (PBGA)

Hauptmerkmal-Details

MPC500 Systemschnittstelle (USIU)

• Systemkonfiguration und Schutzeigenschaften:

— Periodisch-Unterbrechungstimer

— Busmonitor

— Software-Zeitüberwachung

— Echtzeituhr (RTC)

— Abwärtszähler

— Zeitbasis

• Uhrsynthesizer

• Energiemanagement

• Zurückstellenprüfer

• Externe Busschnittstelle, die Input 5-V zulässt, gewährt Ertrag 2.6-V und Unterstützungen

Mehrfachhauptentwürfe

• Erhöhte Unterbrechungssteuerung, die bis acht externe und 40 interne Unterbrechungen stützt,

vereinfacht die Unterbrechungsstruktur und Abnahmen unterbrechen Bearbeitungszeit

• USIU stützt das Doppeldiagramm, zum des Teils von einem internen/Gedächtnis zu einem anderen externen Gedächtnis aufzuzeichnen

• USIU stützt das Doppeldiagramm des Blitzes auf MPC563 und MPC564, um Teil des internen Flash-Speichers zu bewegen

zum externen Bus für Entwicklung

• Externer Bus, Unterstützungsnichtwickelrockexplosion für Befehlsaufsuchen, mit bis 8 Anweisungen

pro Speicherzyklus

Modul des Explosions-Puffer-Prüfer-(BBC)

• Unterstützung für erhöhte Unterbrechungssteuerung (EIC)

• Unterstützung für erhöhte Ausnahmetabellen-Verlegungseigenschaft

• Niederlassungszielpuffer

• Enthält 2-Kbytes der Dekompression RAM (DECRAM) für Codekompression.

Dieses RAM auch wird verwendet möglicherweise als universelles RAM wenn nicht die benutzte Codekompressionsfunktion.

Flexible Speicherschutz-Einheit

• Flexible Speicherschutzeinheiten (MPU) in BBC und in L2U

• Nichterfüllungsattribute verfügbar in einem globalen Eintrag

• Attributunterstützung für spekulative Zugänge

• Bis acht doppelt belegte werden, vier für Daten und vier für Anweisungen gestützt

Gedächtnis-Prüfer

• Vier flexible Signalsteuerungen eines Bausteins über Gedächtnisprüfer

• 24 gebissene Adresse und 32-Bit-Datenbusse

• 4-Kbyte zur Größenunterstützung einer Region 16-Mbyte (Daten) oder Viergigabyte (Anweisung)

• Unterstützungen erhöhte externe Explosion

• Bis zu den Achtschlagübergangsexplosionen minimale Busgeschäfte der Zweiuhr

• Gebrauch mit SRAM, EPROM, Blitz und anderen Peripherie

• Byte wählt vor oder schreibt ermöglicht

• 32-Bit-Adresse decodiert mit Bitmasken

• Vier Regionen

Angebot auf Lager (heißer Verkauf)