PIC18F97J60-I/PT IC Chip High-Performance, grelle Mikroregler 1 Mbit

Familie PIC18F97J60

64/80/100-Pin leistungsstark, grelle Mikroregler 1-Mbit mit Ethernet

Ethernet-Eigenschaften:

• Kompatibler Ethernet-Prüfer IEEE 802.3™

• Völlig - kompatibel mit Netzen 10/100/1000Base-T

• Integriertes MAC und 10BaseT PHY

• 8-Kbyte übertragen/, Paket-Puffer SRAM zu empfangen

• Stützt einen Hafen 10BaseT

• Programmierbare automatische übertragen auf Zusammenstoß erneut

• Programmierbares Auffüllen und Generation zyklischer Blockprüfung

• Programmierbare automatische Ablehnung von fehlerhaften Paketen

• Tätigkeits-Ertrag für 2 LED-Indikatoren

• Puffer:

- Konfigurierbar übertragen Sie/, Puffergröße zu empfangen

- Hardware-gehandhabtes Rundschreiben Fifo empfangen

- Byte-weiter gelegentlicher und sequenzieller Zugriff

- Internes DMA für die schnelle Gedächtniskopie

- Hardware-unterstützte Kontrollsummenberechnung für verschiedene Protokolle

• MAC:

- Unterstützung für Pakete Unicast, des multicast und der Sendung

- Programmierbares Muster-Match von bis 64 Bytes innerhalb des Pakets an verbraucherbestimmtem Ausgleich

- Programmierbares Weck- auf mehrfachen Paketformaten

• PHY:

- Welle, die Ertragfilter formt

Flexible Oszillator-Struktur:

• Auswählbare Systemuhr abgeleitet von einzelner 25-MHZ-externer Quelle:

- 2,778 bis 41,667 MHZ

• Interner 31 kHz-Oszillator

• Sekundäroszillator unter Verwendung Timer1 @ 32 kHz

• Failsafeuhr-Monitor:

- Lässt sichere Abschaltung zu, wenn Oszillator stoppt

• Zwei - Geschwindigkeit Oszillator-Start

Externer Speicherbus (nur Geräte 100-pin):

• Adreßfähigkeit von bis 2 MBYTEs

• 8-Bit-- oder 16-Bit-Schnittstelle

• Adressierungen 12-Bit, 16-Bit und 20-Bit

Zusatzhöhepunkte:

• Hoch-gegenwärtige Wanne/Quelle: 25 mA/25 MA auf PORTB und PORTC

• Fünf Timer-Module (Timer0 zu Timer4)

• Vier Stifte der externen Unterbrechung

• Zwei Module der Gefangennahme/Compare/PWM (CCP)

• Drei erhöhte Module der Gefangennahme/Compare/PWM (ECCP):

- Eine, zwei oder vier PWM-Ertrag

- Auswählbare Polarität

- Programmierbare Verzugszeit

- Selbst-Abschaltung und Selbstanlauf

• Bis zwei synchrone Vorlagenmodule der seriellen Schnittstelle (MSSP), die Vorlagen- stützen und Sklavenmodi SPIs (alle 4 Modi) und I2C™

• Bis zwei erhöhte USART-Module:

- Stützt RS-485, RS-232 und LIN 1,2

- Selbst-Spur-oben auf Startbit

- Selbst-Baud ermitteln (ABD)

• 10-Bit, bis zum Modul des Analog-Digital-Umsetzers 16-Channel (A/D):

- Selbst-Erwerbsfähigkeit

- Umwandlung verfügbar während des Schlafes

• Analoge Verdoppelungkomparatoren mit der eingegebenen Mehrkanalausrüstung

• Paralleles Modul Sklaven-Port (PSP) (Geräte 100-pin einzig)

Spezielle Mikroregler-Eigenschaften:

• toleranter Input 5.5V (digitale digital Stifte)

• Niederleistungs-, Hochgeschwindigkeits-grelle Technologie CMOS:

- Selbst-neu programmierbar unter Software-Steuerung

• C-Compiler optimierte Architektur für einspringenden Code

• Energie-Management kennzeichnet:

- Lauf: CPU an, Peripherie an

- Leerlauf: CPU weg, Peripherie an

- Schlaf: CPU weg, Peripherie weg

• Basis-Interrupt-Ebenen für Unterbrechungen

• 8 x 8 Einzel-Zyklus-Hardware-Multiplikator

• Ausgedehnte Zeitüberwachung (WDT):

- Programmierbarer Zeitraum von Frau 4 zu 134s

• Einzel-Versorgung 3.3V schaltungsintern Serien-Programming™ (ICSP™) über zwei Stifte

• Prüfen Sie schaltungsintern (ICD) mit 3 Bruchstellen über zwei Stifte aus

• Funktionierender Spannungsbereich von 2.35V zu 3.6V (3.1V zu 3.6V unter Verwendung des Ethernet-Moduls)

• Regler des Auf-Chip-2.5V

Absolute Maximalleistungen (†)

Umgebende Temperatur unter Neigung ............................................................................ - 40°C zu +100°C

Lagertemperatur ............................................................................................. -65°C zu +150°C

Spannung auf irgendeinem digitalen einzigen Inputstift oder MCLR in Bezug auf Seitenflossenstation (ausgenommen VDD) ........ -0.3V zu 6.0V

Spannung auf irgendeinem kombinierten digitalen und analogen Stift in Bezug auf Seitenflossenstation .............. -0.3V zu (VDD + 0.3V)

Spannung auf VDDCORE in Bezug auf Seitenflossenstation ................................................................... -0.3V zu 2.75V

Spannung auf VDD in Bezug auf Seitenflossenstation ............................................................................ -0.3V zu 4.0V

Gesamtleistungsableitung (Anmerkung 1) ............................................................................................... 1.0W

Maximaler Strom aus Seitenflossenstations-Stift heraus ............................................................................................ 300 MA

Maximaler Strom in VDD-Stift ............................................................................................... 250 MA

Eingegebener Klammernstrom, IIK (VI< 0="" or="" V=""> ich > VDD) (Anmerkung 2) ............................................................... ±0 MA

Ertragklammernstrom, IOK (Vl< 0="" or="" V=""> O > VDD) (Anmerkung 2) ........................................................ ±0 MA

Höchstleistungsstrom gesunken durch irgendwelche PORTB und PORTC Input-/Outputstifte .......................................... 25 MA

Höchstleistungsstrom gesunken durch irgendwelche PORTD, PORTE und PORTJ Input-/Outputstifte .............................. 8 MA

Höchstleistungsstrom gesunken durch irgendwelche PORTA, PORTF, PORTG und PORTH Input-/Outputstifte (Anmerkung 3)… 2 MA

Höchstleistungsstrom Ursprungs durch irgendwelche PORTB und PORTC Input-/Outputstifte ...................................... 25 MA

Höchstleistungsstrom Ursprungs durch irgendwelche PORTD, PORTE und PORTJ Input-/Outputstifte ........................... 8 MA

Höchstleistungsstrom Ursprungs durch irgendwelche PORTA, PORTF, PORTG und PORTH Input-/Outputstifte (Anmerkung 3)..2 MA

Maximaler Strom gesunken durch alle Häfen kombiniert ............................................................................... 200 MA

Maximaler Strom Ursprungs durch alle Häfen kombiniert .......................................................................... 200 MA

Anmerkung

1: Verlustleistung wird berechnet, wie folgt: Pdis = VDD x {IDD – ∑ IOH} + ∑ {(VDD – VOH) x IOH} + ∑ (Vol. x IOL) + ∑ (VTPOUT x ITPOUT)

2: Keine festklemmenden Dioden sind anwesend.

3: Ausnahmen sind RA<1> und RA<0>, die zu LED bis 25 MA direkt fahren fähig sind.

† MITTEILUNG: Drücke über denen, die unter „absoluten Maximalleistungen“ aufgelistet werden, verursachen möglicherweise Dauerschaden zum Gerät. Dieses ist nur eine Druckbewertung und Funktionsoperation des Gerätes an denen oder aller möglicher anderen Bedingungen über denen zeigte in den Operationsauflistungen dieser Spezifikation wird bedeutet nicht an. Aussetzung zu den Maximalleistungsbedingungen für längere Zeiträume beeinflußt möglicherweise Gerätzuverlässigkeit.

Angebot auf Lager (heißer Verkauf)