8 gebissener Mikroregler mit In-System-programmierbarer greller Hochleistung ATMEGA16A-PU der Byte-16K
chip in electronics
,small scale integrated circuits
Abbildung 6-1. Santendiagramm der Architektur AVR MCU
Um Leistung und Parallelismus zu maximieren, verwendet der AVR eine Harvard-Architektur – mit unterschiedlichen Gedächtnissen und Bussen für Programm und Daten. Anweisungen im Programmgedächtnis werden mit einem Durch Rohre leiten Ein-Niveauen- durchgeführt. Während eine Anweisung durchgeführt wird, wird die folgende Anweisung vom Programmgedächtnis vor-geholt. Dieses Konzept ermöglicht Anweisungen, in jedem Taktzyklus durchgeführt zu werden. Das Programmgedächtnis ist In-System-neu programmierbarer Flash-Speicher. Die Schnellzugriffsregister-Datei enthält 32 Funktionsregister x-8-Bit-universellen Zweckes mit einer einzelnen TaktzyklusZugriffzeit. Dieses erlaubt Einzelzyklus Operation der arithmetisch-logischen Einheit (ALU). In einer typischen ALU-Operation sind zwei Operanden Ertrag von der Register-Datei, wird die Operation durchgeführt, und das Ergebnis wird zurück in der Register-Datei – in einem Taktzyklus gespeichert.
. Die parallelen Befehlsaufsuchen und die Befehlsausführungen
Zurückstellen und Unterbrechungs-Behandlung
Der AVR liefert einige verschiedene Unterbrechungsquellen. Diese Unterbrechungen und der unterschiedliche zurückgestellte Vektor jede haben einen unterschiedlichen Programmvektor im Programmgedächtnisraum. Alle Unterbrechungen werden Einzelperson Freigabebits zugewiesen, die Logik eine zusammen mit der globalen Unterbrechung schriftlich müssen Freigabebit im Status-Register, um der Unterbrechung zu ermöglichen. Abhängig von dem Programm-Gegenwert sind möglicherweise Unterbrechungen automatisch behindert, wenn Stiefel-Verschlussstückchen BLB02 oder BLB12 programmiert werden. Diese Eigenschaft verbessert Software-Sicherheit. Sehen Sie den Abschnitt „Gedächtnis, auf Seite 264 zu programmieren“ für Details.

