Neuer u. ursprünglicher 512 Kbit SPI Bus Serien-EEPROM 25LC512-I/P

512 Kbit SPI Bus Serien-EEPROM

Gerät-Auswahl-Tabelle

Eigenschaften:

• 20 MHZ max. Taktrate-

• Byte und Seite-stufige schreiben Operationen:

- Seite 128-byte

- Maximum mit 5 Frauen.

- Kein Seiten- oder Sektorlöschen erforderte

• Niederleistungs-CMOS-Technologie:

- Maximum-Schreibstrom: 5 MA an 5.5V, 20 MHZ

- Gelesenes gegenwärtiges: 10 MA an 5.5V, 20 MHZ

- Bereitschaftsstrom: 1μA an 2.5V (tiefes powerdown)

• Elektronische Unterzeichnung für Gerät Identifikation

• Selbst-zeitgesteuertes Löschen und Schreibzyklen:

- Seiten-Löschen (Frau 5, typisch)

- Sektor-Löschen (10 ms/sector, typisch)

- Massenlöschen (Frau 10, typisch)

• Sektor-Schreibschutz (Byte 16K/Sektor):

- Schützen Sie keine, 1/4, 1/2 oder die ganze Reihe

• Eingebauter Schreibschutz:

- Ein-/Ausschalten-Datenschutzschaltkreis

- Write Klinke ermöglichen

- Schreibschutzstift

• Hohe Zuverlässigkeit:

- Ausdauer: 1 Million löscht,/Schreibzyklen

- Daten-Zurückhalten: Jahre >200

- Esd-Schutz: >4000V

• Temperaturspannen stützten sich:

- Industrielles (i): -40°C zu +85°C

- Automobil(e): -40°C zu +125°C

• Pb-frei und RoHS konform

Pin Function Table

Beschreibung:

Microchip Technology Inc. 25LC512 ist ein 512 Serien-EEPROM Gedächtnis Kbit mit Byte-stufigen und Seite-stufigen Serien-EEPROM-Funktionen. Er kennzeichnet auch die Seiten-, Sektor- und Chiplöschenfunktionen, die gewöhnlich mit Blitz-ansässigen Produkten verbunden sind. Diese Funktionen werden nicht für Byte angefordert, oder Seite schreiben Operationen. Das Gedächtnis wird über einen einfachen Serienzusatzkompatiblen Serienbus der schnittstelle (SPI) erreicht. Die erforderten Bussignale sind ein Takteingang (SCK) plus unterschiedliche Daten in (SI) und der Daten Linien heraus (SO). Zugang zum Gerät wird durch einen Input Chip Selects (CS) gesteuert.

Kommunikation zum Gerät kann über den Griffstift (GRIFF) pausiert werden. Während das Gerät pausiert wird, werden Übergänge auf seinem Input, mit Ausnahme von Chip Select ignoriert und erlauben dem Wirt, prioritärere Unterbrechungen instandzuhalten.

Das 25LC512 ist in den Standardpaketen einschließlich 8 Führung PDIP, SOIC verfügbar und brachte 8 Paket der Führung DFN voran. Alle konform Pakete sind Pb-frei und RoHS.

Paket-Arten (nicht einstufen)

Absolute Maximalleistungen (†)

VCC ...................................................................................................................................................... 6.5V

Aller Input und Ertrag w.r.t. Seitenflossenstation ................................................................................. -0.6V zu VCC +1.0V

Lagertemperatur .......................................................................................................... - 65°C zu 150°C

Umgebende Temperatur unter Neigung ......................................................................................... - 40°C zu 125°C

Esd-Schutz auf allen Stiften ..................................................................................................................... 4 KV

† MITTEILUNG: Drücke über denen, die unter „absoluten Maximalleistungen“ aufgelistet werden, verursachen möglicherweise Dauerschaden zum Gerät. Dieses ist nur eine Druckbewertung und Funktionsoperation des Gerätes an denen oder irgendwelcher anderen Bedingungen über denen, die in den Betriebsauflistungen dieser Spezifikation angezeigt werden, wird nicht bedeutet. Aussetzung zu den Maximalleistungszuständen über einen längeren Zeitraum beeinflußt möglicherweise Gerätzuverlässigkeit.

Prinzipien der Operation

Das 25LC512 ist ein 65.536 byteweises EEPROM, das entworfen ist, um direkt an den Serienhafen der zusatzschnittstelle (SPI) von vielen von heutigen populären Mikroreglerfamilien, einschließlich das PICTURE®-Mikroregler des Mikrochips anzuschließen. Es schließt möglicherweise auch an Mikroregler an, die einen eingebauten SPI-Hafen nicht haben, indem sie getrennte Input-/Outputlinien verwenden, die richtig in den Mikroprogrammaufstellung programmiert werden, um das SPI-Protokoll zusammenzubringen.

Das 25LC512 enthält ein 8-Bit-Befehlsregister. Das Gerät wird über den SI-Stift erreicht, wenn die Daten herein auf der steigenden Flanke abgestoppt sind, von SCK. Der CS-Stift muss niedrig sein und der GRIFF-Stift muss für die gesamte Operation hoch sein.

SANTENDIAGRAMM